Conception d’un convoyeur de courant CMOS à l’aide de l’algorithme NSGA-II

Session : SS2-3 / SS2 : Application et théorie de l’optimisation multiobjectif
Jeudi 11 février 15:00 - 16:40 Salle : RP8
Abbas El Dor et Patrick Siarry

Cet article porte sur une contribution relative à l'optimisation du dimensionnement d'un circuit analogique, plus précisément à l'optimisation des caractéristiques importantes d'un convoyeur de courant de seconde génération positif à boucle translinéaire CMOS. Le but est de trouver les dimensions des transistors qui permettent au circuit d'avoir des performances optimales, suivant un critère donné. En d'autres termes, nous cherchons à déterminer les longueurs et les largeurs des transistors qui permettent au circuit d'avoir des performances optimales, suivant un critère donné. Ce problème peut être considéré comme un problème d'optimisation multi-critères à variables continues soumis à des contraintes. Nous utilisons un algorithme génétique pour générer le front de Pareto en minimisant la résistance parasite RX et maximisant la fréquence de coupure en courant fci. Des simulations effectuées sur SPICE mettent en relief les résultats atteints.

Mots clés : optimisation, algorithme génétique, multiobjectif, convoyeur de courant, CMOS